PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-354647

(43)Date of publication of application : 24.12.1999

(51)Int.CI.

H01L 21/8234 H01L 27/088

(21)Application number: 11-141702 (22)Date of filing:

21.05.1999

(71)Applicant : SEIKO INSTRUMENTS INC

(72)Inventor: YOSHIDA SHINICHI


OSANAI JUN SAITO YUTAKA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To increase the current quantity and to increase the switching speed of a MOS driver, by thinning a gate insulating film in a circuit whose voltage difference between a gate and a substrate is considerably small, and thickening the gate insulating film in a circuit whose potential difference becomes large and small.

SOLUTION: A semiconductor integrated circuit provided with a voltage regulator circuit is provided with a MOS control circuit 202 which has LOCOS- drain structure and contains a first MOS transistor having a thick gate oxide film 6 and a MOS driver containing a second MOS transistor having a gate oxide film 7 which a thinner than the first MOS transistor. Since a current value per unit channel can be increased the size of the MOS driver 201 can be reduced, switching speed and a subthreshold coefficient can be improved and the transient response characteristic and the output current can be improved.



LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of 07 07 1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration] [Date of final disposal for application]

[Patent number] [Date of registration] 3041354 10.03.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-354647

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl.6

鐵別記号

PΙ

HO1L 27/08

102C

HO1L 21/8234 27/088

審査請求 有 請求項の数6 OL (全 7 頁)

(21)出願番号	
(62)分割の表示	

特顯平11-141702

特願平7-213844の分割 平成7年(1995)8月22日

(22)出願日

(71) 出顧人 000002325

セイコーインスツルメンツ株式会社 千葉県千葉市美浜区中瀬1丁目8番地

(72)発明者 吉田 信一

千葉県千葉市美英区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内

(72)発明者 小山内 潤 千葉県千葉市美英区中瀬1丁目8番地 セ

イコーインスツルメンツ株式会社内

(72)発明者 斉藤 豊

千葉県千葉市美浜区中瀬1丁目8番地 セ イコーインスツルメンツ株式会社内


(74)代理人 弁理士 林 敬之助

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 高耐圧MOS型半導体集積回路装置の単位チ ヤネル当たりに流れる電流値とスイッチング速度を向上 させる。

【解決手段】 MOSトランジスタにおいて、ゲート~ 基板間の電圧差が常に小さい回路(例えばMOSドライ パーなど)ではゲート絶縁膜の厚みを薄くし、ゲート~ 基板間の電位差が大きくなったり小さくなったりする回 路(例えばコンパレータ)ではゲート絶縁膜の厚みを厚 くしたLOCOS-ドレイン構造とした。



【特許請求の範囲】

【請求項1】 LOCOS-ドレイン構造で、厚い膜厚 のゲート酸化膜を有する第1MOSトランジスタを含ん だMOS制御回路と、

LOCOSードレイン構造で、前記第1MOSトランジ スタよりも薄い膜厚のゲート酸化膜を有する第2MOS トランジスタを含んだMOSドライバーと、を有するボ ルテージレギュレータ回路を備えることを特徴とする半 導体集積回路。

【請求項2】 第1導電型の半導体層に離間して形成し た第2導電型のソース領域およびドレイン領域と、前記 ソース領域と前記ドレイン領域の間に形成したチャネル 形成領域と、前配チャネル形成領域の上に設けられたロ コス・ドレイン酸化膜および厚い膜厚のゲート絶縁膜 と、前記ロコス・ドレイン酸化膜および前記厚い膜厚の ゲート絶縁膜上に設けられたゲート電極と、を有するL OCOS-ドレイン構造の第1MOSトランジスタを含 むMOS制御回路と、

第1導電型の半導体層に離間して形成した第2導電型の ソース領域およびドレイン領域と、前記ソース領域と前 記ドレイン領域の間に形成したチャネル形成領域と、前 記チャネル形成領域の上に設けられたロコス・ドレイン 酸化膜および前記第1MOSトランジスタよりも薄い膜 厚のゲート酸化膜と、前配ロコス・ドレイン酸化膜およ び前記薄い膜厚のゲート絶縁膜上に設けられたゲート電 極と、を有するLOCOS-ドレイン構造の第2MOS トランジスタを含んだMOSドライバーと、を備えるボ ルテージレギュレータ回路を含むことを特徴とする半導 体集積回路。

【請求項3】 前配MOSドライバーを、電圧を入力す る入力端子と電圧を出力する出力端子との間に設けるこ とにより、前記MOSドライバーが前記入力端子の電圧 を調整して前配出力端子に伝達するとともに、前記MO S制御回路が前記出力端子の電圧情報をフィードバック して前記MOSドライバーを制御することを特徴とする 請求項2記載の半導体集積回路装置。

【請求項4】 前記MOS型ドライバーを流れる電流を 制限するために前記入力端子と出力端子間に設けられた 電流制限回路と、

前記出力端子と電気的に接続され、前記出力端子の電圧 情報を前記MOS制御回路へフィードバックするラダー 抵抗回路と、を備えることを特徴とする請求項2記載の 半導体集積回路装置。

【請求項5】 前記MOSドライバーと前記出力端子間 に設けられたコイルと、前記MOSドライバーと接地端 子間に設けられたダイオードとを備えることを特徴とす る請求項2記載の半導体集積回路装置。

【請求項6】 前配MOSドライバーと前配出力端子間 に設けられたコイルと、前記MOSドライバーと接地端 子間に設けられた同期整流用MOSドライバーと、を備

えるとともに、前記MOS制御回路により前配同期整流 用MOSドライバーを制御することを特徴とする請求項 2 記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は高耐圧MOS型半導 体集積回路装置における、MOSドライバーの単位チャ ネル当たりの電流値とスイッチング速度の向上に関す る。(ただし本発明で言う高耐圧とは24V以上の電圧 を指す。)

[0002] 【従来の技術】以下に定電圧出力機能を有する電源用半 導体集積回路装置(以後ポルテージレギュレーターと称 す)を例に取って説明する。図2は従来のDDD(Do uble Diffused Drain)構造の高耐 圧MOSトランジスタを使った場合のMOSトランジス タの断面図である。第1導電型のシリコン基板(1)の 表面に互いに間隔を設けて置かれた第2導電型のソース 領域(2)とドレイン領域(3)と前記ドレイン領域の 回りに設けられた第2導電型の2重拡散ドレイン領域 (15) と前記ソース領域と前記ドレイン領域の間のチ ヤネル形成領域 (4) と前記チャネル形成領域の上に設 けられたゲート絶縁膜(6),(7)と前配ゲート絶縁 膜の上に設けられたゲート電極(9)よりなるMOSト ランジスタにおいて、MOSドライバーのゲート絶縁膜 (7) とMOS制御回路のゲート絶縁膜(6) は同じ膜 厚であった。

[0003]

【発明が解決しようとする課題】ボルテージ・レギュレ 一タは入力側から電力を取り込んで出力側へ電力を伝達 し、伝達する電力を制御することによって出力電圧を安 定化している。この場合、許容入力電力(入力電圧×入 力電流) が大きいものほど出力電力(出力電圧×出力電 流)も大きく出来る。出力電力が大きくなると今まで電 力不足で利用されなかった分野にも利用されるようにな

【0004】従来から許容入力電力を高めるためにMO Sトランジスタの高耐圧化が計られてきた。そしてMO Sトランジスタを高耐圧構造にすることによってポルテ **ージ・レギュレータの許容入力電圧は向上してきた。し** かしMOSトランジスタを高耐圧化するためには、表面 ブレークダウン耐圧やTDDB(Time Depen dence Dielectric Breakdow n ;絶縁膜破壊の時間依存)などを考慮しなければなら ないので、MOSトランジスタのゲート絶縁膜をかなり 厚くする必要があった。

【0005】さらにMOSトランジスタのゲート絶縁膜 は、全て同じ膜厚であったので、15所でもゲート電極 に高電圧が掛かるMOSトランジスタがあると、全ての MOSトランジスタのゲート絶縁膜厚を厚くせざるをえ なかった。ゲート絶縁疑が厚くなるとMOSトランジス タの単位チャネル当たりに流れる電流値は減少し、スイ ッチング速度は遅くなるので、従来のポルテージ・レギ ュレータでは許容入力電圧を高くした場合、出力電流が 取れなくなると言う課題を有していた。

[0006]

【課題を解決するための手段】本発明は上記課題を解決 するために、ゲート〜基板間電圧差が常に小さい回路

(例えばMOSドライバーなど)はゲート絶縁膜の厚み を薄くし、ゲート~基板間電位差が大きくなったり小さ くなったりする回路(例えばコンパレータ)などはゲー ト絶縁膜の厚みを厚くした。

【0007】さらにゲート絶縁襲を薄くしてもドレイン 耐圧を24V以上にするためにLOCOS-ドレイン構 造のMOSトランジスタを採用した。

【0008】上記手段をとることで、高耐圧MOS型半 導体集積回路装置の単位チャネル当たりに流れる電流値 とスイッチング速度を向上することができる。

[0009]

【実施の形態】以下に本発明の高耐圧MOS型半導体集 積回路装置の第1実施例であるポルテージレギュレータ の回路について回路ブロック図らを参照しながら説明す る。本発明のポルテージレギュレーターは、Vref回 路301とラダー抵抗303とコンパレーター302と MOSドライバー304と電流制限回路305を備えて いる。

【0010】 V re f 回路301で発生する基準電圧と ラダー抵抗で分割された出力電圧をコンパレータが受け、MOSドライバー304はコンパレーター302か 送られる出力信号を受け、出力電圧が常に一定になる よう働いている。電流制限回路305は出力増子307とグランド増子308がショートしてもMOSドライバー304のゲート電極に過大な電圧が印加されないよう 出力電流をリミットしている。

【0011】図6に本発明第1実施例の回路図を示す、 Vref回路はM1とM2の2個のMOSトランジスタ で構成され、コンパレーターはM3~M7の5個のMO トランジスタで構成され、電流制限回路はM8とM9 の2個のMOSトランジスタとR3の抵抗で構成され、 MOSドライバーはM10の1個のMOSトランジスタ で構成され、ラダー抵抗はR1とR2の2個の抵抗で構成され、成成され、があるがで

【0012】 A点の配任(基準電圧:Vref)はエンハンスメント型MのSトランジスタ(M1)とデブレッション型MのSトランジスタ(M2)のしきい値電圧の始射値の和にほぼ等しく、入力電圧(Vin)が変動しても常にある電圧(基準電圧:Vref)に保たれている。MのSトランジスタM3~M7で構成されるコンパレータ(比較回路)はA点の電圧とB点の電圧を比較し、A点の電圧をB点の電圧を比較して、A点の電圧がB点の電圧よりも高い場合、C点の電

圧を低くしてMOSトランジスタM10のチャネル電流 を増やし、A点とB点の電圧が同じになるように働きか ける。出力電圧(Vout)はラダー抵抗R1とR2の 比で決まり、B点の電圧はA点の電圧(Vref)と同 じになるようにMOS制御回路により調整されているの で、出力電圧VoutはVout=Vref・(R1+ R2)/R1となる。

【0013】次に電流制限回路の働きについて説明す る。電流制限回路は2個のMOSトランジスタM8とM 9と1個の抵抗R3で構成され、M9はMOSドライバ -M10と同じ型(ここではPチャネル型)、同じゲー ト絶縁膜厚(ここでは300オングストローム)、同じ 実行チャネル長 (ここでは3.0μm) であり、M9の チャネル幅はM10より狭く(ここでは1/100)、 R3の抵抗値は低く、M8のしきい値電圧と制限電流値 で決定している(ここではM8のしきい値電圧を一〇. 8Vとし、制限電流を1AとしてR3の抵抗値を80Ω としている)。MOSトランジスタM10に1Aの電流 が流れた場合、M9とM10はカレント・ミラー回路を 形成しているので、チャネル幅の比に応じてM9にO. O 1 Aの電流が流れる。R 3 での電圧降下はR 3 の抵抗 値が80Ωなので0.8∨となる。R3での電圧降下が O. 8 V以上になるとM8のトランジスタがオンする。 M8がオンするとM1 Oのゲート電圧が高くなって(M 10のゲート-ソース間電圧は低くなって)M10は電 流を流さなくなる。

【〇〇14】図1は本発明第1実施例のボルテージレギ ュレーターのMOSトランジスタの断面図である。第1 導電型のシリコン基板(1)の表面に互いに間隔を置い て設けられた第2導電型のソース領域(2)とドレイン 領域(3)と前記ソース領域と前記ドレイン領域の間に 設けられたチャネル形成領域(4)と前記チャネル領域 に接して前記ドレイン領域の一部に設けられた第2導電 型のドリフト領域(5)と前記チャネル形成領域の上に 設けられたゲート絶縁膜(6),(7)と前記ドリフト 領域の上に設けられたロコス・ドレイン酸化膜(8) と、前記ゲート絶縁膜と前記口コス・ドレイン酸化膜の 上に設けられたゲート電極(9)からなる高耐圧MOS 型半導体集積回路装置において、MOS制御回路(Vr e f 回路やコンパレータなど)のゲート酸化膜厚は80 O A であり、MOSドライバーのゲート酸化膜厚は30 OAである。

【0015】何故MOS制御回路のゲート酸化膜厚を800Aにしたかと言うと、MOS制御回路部のゲート電極は入力電圧がフルに掛かる場合があるので、MOS制御回路のゲート絶縁膜(600膜原は許容入力電圧に対してDDBで10年保証される厚さとし、許容入力電圧を3MV/cmで除した膜厚±10%程度とした。具体的には定格24Vの場合には800±80人とする。
【0016】MOSドライバーのゲート電極は、MOS

制物回路からの出力電圧が掛かるので、入力電圧がフル に掛かることは無く、図3の斜線の分の電圧範囲が動作 範囲となる。図3を詳しく説明すると、横軸は入出力電 圧差で破軸がゲート電圧で、線101~103はそれぞ れ200mA、500mA、1Aを出力するのに必要な ゲート電圧を示している。ただし、回路の構成上ゲート 電圧は入力電圧を越えることはない(線104、線10 5以上のゲート電圧以上になることは無い)のでMOS ドライバーの動作範囲は斜線部分となる。

【0017】図3より、MOSドライパーのゲート電圧 (ゲート-基板/ソース開電圧)はたとえらり、1 A出 力時でも最大9 V程度となる。従ってドライパーのゲー ト酸化膜の膜厚は9Vを3MV/cmで除した厚さ±1 0 %程度(300±30オングストローム程度)とす

る。 【〇〇18】ただしここで注意しなければならないのは オフ時においてMOSドライバーのゲートードレイン間 に入力電圧がフルに掛かる場合がある事である。 本発明 ではLOCOS-ドレイン構造と言って、ドレイン部の ゲート酸化膜(ロコス・ドレイン酸化膜8)を厚くして ドレイン制圧を高くしている。

【0019】図4に従来のDDD構造のMOSトランジ スタとLOCOS-ドレイン構造のMOSトランジスタ のドレイン耐圧(BVdss)の比較を示す。図4の縦 軸はドレイン耐圧(BVdss)を示し、横軸にはゲー ト酸化膜厚を表している。線201、202はそれぞれ DDD構造のNchとPchのドレイン耐圧を表し、線 203、204はそれぞれLOCOS-ドレイン構造の NchとPchのドレイン耐圧を表している。DDD構 造とLOCOS-ドレイン構造はともにゲート酸化膜厚 が薄くなるとドレイン耐圧が低下する。本発明のポルテ **ージレギュレータはドライバーのドレインには入力電圧** が目一杯印加されるので、従来のDDD構造のMOSド ライバーではゲート酸化膜を薄くすることは出来なかっ た。本発明のLOCOS-ドレイン構造を採用すること によって、初めてMOSドライバーのゲート酸化膜厚を 300人にする事が出来た。

【0020】さらに、LOCOS-ドレイン構造のロコス・ドレイン酸化膜(8)と案子分離領域のフィールド酸化膜(11)の厚さを輸えれば、通常のコンペンショナル構造のMOSを作る工程プラス1枚(この1枚は配限の作り分けに使われる)のマスク工程で高耐圧MOSトランジスタが作成できる。

【0021】ロコス・ドレイン酸化膜8と楽子分離のためのフィールド酸化膜11の膜厚を揃えるためには、M OSトランジスタのドレイン酸圧と楽子分離のためのフィールド・トランジスタの隠値が共に定格以上(ここでは24V以上)でなければならない。図7、8にそれぞれポロンフィールド・ドーブとリン・フィールド・ドーブに対するドレイン耐圧とフィールド・トランジスタ

の閾値を示す。

[0022] 図7はBFD (Boron Field Dope)に係る図である。 鍵軸にドレイン耐圧とフィールドの関値を示し、模軸はポロン温度を示している。 図7よりドレイン耐圧501とフィールド・トランるため回催 (V tpド)502 完実に24 V以上とするためにポロン・フィルド・ドープのドーズ量を約1.0 E 14~2.6 E14/cm²とした。

[0023] 図8はPFD (Phos Field Dope) についての図である。 縦軸にドレイン訳任 (B Vdss) とフィールド・トランジスタの関値 (Vtn f) を示し、横軸にリン温度を示す。 図8よりドレイン形任505とフィールド反転電圧、すなわち、フィールド・トランジスタの関値電圧504を共に24V以上とするためにリン・フィルド・ドープのドーズ量を約2.0 E13/cm2 とした。以上のように濃度を設定するといよってドリフト領域と来子分離領域のドーズ量を指えることが出来た。

【0024】さらに図5のように前配ポルテージレギュレーターに電流制限回路305を付加すれば、たとえ出力端子307が接地端子308と短続しても、1 A以上流れないようにすればM05ドライバーのゲート電圧はタVを終えることは決してない。

[0025] [変施例2] 図9に本発明の第2実施例の スイッチングレギュレータの回路ブロック図を示す。ス イッチングレギュレータとはボルテージレギュレータの 一種で、コイル603に電力を書え、出力端子607に 必要な電力(電流)を供給する働きを持つ。出力電流を 関整するのはスッチングMOSドライバー602のゲート電極に与えるパルスの周波数やデューティ比を変える ことによって行われている。

【0026】スイッチング用MOSドライバー602の ゲート酸化膜を薄くすれば単位チャネル当たりの電流値 が増えるのでスイッチングMOSドライバー602のサ イズを小さくすることが出来るし、スイッチング速度 サブスレショルド係数も改善されので過渡応答特性や出 力電流での改善が見られる。

[0027] [実施例3] 図10に本発明第3実施例の同期整流方式のポルテージ・レギュレータの回路ブロック図を示す。同期整流方式とは出力電圧が例えば3.3 Vと小さい時における変換効率の改善を計ったもので、同期整流用MのSドライバー702と整流ダイオード705で一気にコイル704に電流を供給しようと言うもので、スイッチング用MのSドライバー702のオフ時、間を減らし、整流ダイオードによる損失も減らしているス

【0028】スイッチング用MOSドライパー702と 同期整流用MOSドライパー703のゲート酸化膜を薄 くすることによって、スイッチング速度やサブスレショ ルド係数が改善されるので、さらに変換効率が高くな る。

[0029]

【発明の効果】本発明により高耐圧MOS型半導体集積 回路装置において、MOSドライバーの単位チャネル当 たりの電流量の増加とMOSスイッチのスイッチング速 度の高速化が適成された。

度の高速化が連成された。 【図面の簡単な説明】

【図1】本発明第1実施例のポルテージ・レギュレータのMOSトランジスタの断面図である。

【図2】従来のボルテージ・レギュレータのMOSトラ ンジスタの断面図である。

【図3】本発明第1実施例のポルテージ・レギュレータ のMOSドライバーのゲート電圧と入出力電圧の関係を あらわすグラフである。

【図4】従来のDDD型MOSトランジスタと本発明の LOCOSードレイン型MOSトランジスタのドレイン 朝圧(BVdss)とゲート酸化製厚の関係を示したグ ラフである。

【図5】本発明第1実施例のポルテージ・レギュレータ の回路ブロック図である。

【図6】本発明第1実施例のボルテージ・レギュレータ の回路図である。

【図7】本発明のLOCOSードレイン型PMOSトラ ンジスタのドレイン耐圧(BVdss)およびフィール ド・トランジタの関値(Vtpf)に対するBFDの関 係を示した図である。

【図8】本発明のLOCOS-ドレイン型PMOSトラ ンジスタのドレイン耐圧(BVdss)およびフィール ド・トランジタの関値(Vtnf)に対するPFDの関 係を示した図である。


【図9】本発明第2実施例のスイッチング・レギュレー タの回路ブロック図である。

【図10】本発明第3実施例の同期整流方式のボルテージ・レギュレータの回路ブロック図である。

【符号の説明】

- 1 第1導電型のシリコン基板
- 2 第2導電型のソース領域
- 3 第2導電型のドレイン領域
- 4 チャネル形成領域
- 5 第2導電型のドリフト領域
- 6 MOS制御回路部のゲート酸化膜
 - 7 MOSドライバーのゲート酸化膜
 - 8 ロコス・ドレイン酸化膜
- 9 ゲート電極
 - 10 第1導電型の素子分離領域
 - 11 フィールド酸化膜
- 12 金属電極
 - 13 層間絶縁膜
 - 14 保護膜
 - 15 第2導電型の2重拡散ドレイン領域(DDD領
 - 域)
 - 301 Vref回路
 - 302 コンパレーター 303 ラダー抵抗
 - 304 MOSF511-
 - 304 MUS F 547
 - 305 電流制限回路
 - 601 MOS制御回路 602 スイッチング用MOSドライバー
 - 603 コイル
 - 604 ダイオード
 - 605 キャパシター
 - 701 MOS制御回路 702 スイッチング用MOSドライバー
 - 703 同期整流用MOSドライバー
 - 704 コイル
 - 705 ダイオード
 - 706 キャパシター

[図1]



【図2】

